(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-224492

(43)公開日 平成11年(1999)8月17日


(51) Int.Cl.6		識別記号	FΙ					
G11C	16/02		G11C 1	7/00	6011	Γ		
H01L	-				6 1 2 F 4 3 4			
	21/8247		H01L 2	7/10				
	29/788		2	9/78	371	371		
	29/792							
	,		審査請求	未請求	請求項の数18	OL	(全 23 頁)	
(21) 出願番号		特願平10-311041	(71) 出顧人	000003078				
	-			株式会	社東芝			
(22)出願日		平成10年(1998)10月30日		神奈川	県川崎市幸区堀川	町72看	地	
			(72)発明者	作井	康 司			
(31)優先権主張番号		特願平9-304421		神奈川	県川崎市幸区堀川	新580	番1号 株	
(32)優先日		平9 (1997)11月6日		式会社東芝半導体システム技術センター内				
(33)優先権主張国		日本(JP)	(72)発明者	徳重	芳			
				神奈川!	県川崎市幸区堀川	町580	番1号 株	
				式会社	東芝半導体シスラ	ム技術	ケンター内	
			(72)発明者	今宫	賢一			
				神奈川	県川崎市幸区堀川	I # ∫580	番1号 株	
				式会社	東芝半導体シスラ	ム技術	マンター内	
			(74)代理人	弁理士	鈴江 武彦	G 164	5)	

(54) [発明の名称] 半導体記憶装置、不揮発性半導体記憶装置及びフラッシュメモリ

(57)【要約】

【課題】チップコストの増加やアドレス入力の複雑化を招くことなく、消去時間、書き込み時間及びテスト時間等を短縮できる半導体記憶装置を提供する。

【解決手段】電気的に書き換え可能なメモリセルのデータの消去、書き込み及びテスト等の際、プロック選択を21,22,23に消去するプロックサイズBS1~BS10と一組のプロックアドレスBS,A1~A10を入力し、ロウデコーダ15を制御して前記プロックアドレスを先頭アドレスとする複数のアドレスを多変とする。連続する複数のアドレスを多でとまた。連続するでもでは選択して複数のプロック内のメモリセルのデータををに選択して複数のプロック内のメモリセルのデータををに選択して複数のプロックトできる。チップの外サイズを入力するので自由にプロック・部イを設定できる。また、任意のプロックアドレスを配減できるプロック・アドレス・レジスタを設ける必要がないで、チップサイズを縮小でき、チップコストを低減できる。



【特許請求の範囲】

【請求項1】 メモリセルがマトリックス配列されたメモリセルアレイと、

前記メモリセルアレイ中の各メモリセルが行毎に接続されたワード線と、

前記メモリセルアレイ中の各メモリセルが列毎に接続されたデータ線と、

前記ワード線を選択する行選択手段と、

前記データ線を選択する列選択手段と、

制御データをラッチするラッチ手段を有し、アドレス信 10 号に基づいて相補信号を生成し、前記相補信号の複数の組み合わせで前記メモリセルアレイ中の1つのアドレスを指定する内部アドレス信号生成手段と、

外部からの制御により、前記ラッチ手段に選択的に制御 データをラッチさせるデータ設定手段と、

前記ラッチ手段にラッチされている制御データに応じて、前記内部アドレス信号生成手段から出力される相補信号を同一論理レベルに設定する内部アドレス信号設定手段とを具備することを特徴とする半導体記憶装置。

【請求項2】 前記メモリセルは、半導体基板上に形成 20 された電気的に書き換え可能なメモリセルを含むメモリセルユニットがマトリックス配列されて形成されることを特徴とする請求項1に記載の半導体記憶装置。

【請求項3】 前記内部アドレス信号設定手段は、消去モード、書き込みモード及びテストモードの少なくともいずれか1つのモード時に、前記相補信号を同一論理レベルに設定することを特徴とする請求項1または2に記載の半導体記憶装置。

【請求項4】 前記内部アドレス信号設定手段は、選択するブロックのサイズと選択開始プロックを示す信号をラッチし、前記ラッチしたブロックのサイズと選択開始ブロックを示す信号をデコードして、ブロックの多重選択を行うための制御信号を生成し、前記行選択手段に供給することを特徴とする請求項1または2に記載の半導体記憶装置。

【請求項5】 前記内部アドレス信号設定手段は、選択するプロックのサイズを示す信号をラッチするプロック・サイズ・バッファと、前記プロック・サイズ・バッファの出力信号と選択開始プロックを示す信号をデコードしてプロックの多重選択を行うための制御信号を生成し、前記行選択手段に供給するプロック・アドレス・プリデコーダとを含むことを特徴とする請求項1または2に記載の半導体記憶装置。

【請求項6】 前記内部アドレス信号設定手段は、選択するブロックのアドレスをラッチするラッチ回路と、前記ラッチ回路のラッチデータに応じて前記内部アドレス信号生成手段から出力される相補信号を同一論理レベルに設定するか否かを決定する論理回路とを含むことを特徴とする請求項1または2に記載の半導体記憶装置。

【請求項7】 前記内部アドレス信号設定手段は、前記 50

2

メモリセルアレイの選択するロウアドレスをラッチする ラッチ回路と、前記ラッチ回路のラッチデータに応じて 前記内部アドレス信号生成手段から出力される相補信号 を同一論理レベルに設定するか否かを決定する論理回路 とを含むことを特徴とする請求項1または2に記載の半 導体記憶装置。

【請求項8】 半導体基板上に形成された電気的に書き換え可能なメモリセルを含むメモリセルユニットが構成され、このメモリセルユニットがマトリックス配列されたメモリセルアレイと、

前記メモリセルアレイ中の各メモリセルが行毎に接続されたワード線と、

前記メモリセルアレイ中の各メモリセルユニットが列毎 に接続されたデータ線と、

前記ワード線を選択する行選択手段と、

前記データ線を選択する列選択手段と、

前記メモリセルアレイが複数に分割されて形成されたブロック毎に前記行選択手段を選択するブロック選択手段 と、

前記データ線に接続されたメモリセルへのデータの書き 込みを行うためのバッファ回路とを具備し、

前記電気的に書き換え可能なメモリセルのデータの消去の際、一組のブロックアドレスの入力で指定されたブロックを含む複数のブロックを前記ブロック選択手段により同時に選択し、この選択したブロック内の全てのメモリセルのデータを消去することを特徴とする不揮発性半導体記憶装置。

【請求項9】 前記電気的に書き換え可能なメモリセルのデータの消去の際、前記プロックアドレスを先頭アドレスとする複数のアドレスの多重選択により、アドレスの連続する複数のブロックを同時に選択することを特徴とする請求項8に記載の不揮発性半導体記憶装置。

【請求項10】 前記電気的に書き換え可能なメモリセルのデータの消去の際、前記一組のブロックアドレスの入力で選択される複数のブロックの個数は、nを整数とした場合に2のn乗であることを特徴とする請求項8または9に記載の不揮発性半導体記憶装置。

【請求項11】 前記複数のブロックの個数は固定されていることを特徴とする請求項10に記載の不揮発性半40 導体記憶装置。

【請求項12】 半導体基板上に形成された電気的に書き換え可能なメモリセルを含むメモリセルユニットが構成され、このメモリセルユニットがマトリックス配列されたメモリセルアレイと、

前記メモリセルアレイ中の各メモリセルが行毎に接続されたワード線と、

前記メモリセルアレイ中の各メモリセルユニットが列毎 に接続されたデータ線と、

前記ワード線を選択する行選択手段と、

0 前記データ線を選択する列選択手段と、

前記メモリセルアレイが複数に分割されて形成されたブロック毎に前記行選択手段を選択するブロック選択手段 と、

前記データ線に接続されたメモリセルへのデータの書き 込みを行うためのバッファ回路とを具備し、

前記電気的に書き換え可能なメモリセルのデータの消去の際、消去するブロックサイズ及び一組のブロックアドレスの入力で指定された複数のブロックを前記ブロック選択手段により同時に選択し、この選択したブロック内の全てのメモリセルのデータを消去することを特徴とす 10 る不揮発性半導体記憶装置。

【請求項13】 半導体基板上に形成された電気的に書き換え可能なメモリセルが複数個直列接続されてNANDセル列が構成され、このNANDセル列がマトリックス配列されたメモリセルアレイと、

前記メモリセルアレイ中の各メモリセルが行毎に接続されたワード線と、

前記メモリセルアレイ中の各NANDセル列が列毎に接続されたピット線と、

前記各NANDセル列と前記各ビット線との間に設けられ、前記各NANDセル列を選択するための選択ゲートと、

前記ビット線と交差して配設され、前記各選択ゲートを 制御して前記各NANDセル列を前記ビット線に選択的 に接続する選択ゲート線と、

前記ワード線及び前記選択ゲート線を選択する行選択手 段と、

前記ビット線を選択する列選択手段と、

前記メモリセルアレイが複数に分割されて形成されたブロック毎に前記行選択手段を選択するブロック選択手段 と

前記ビット線に前記選択ゲートを介して接続されたメモリセルへのデータの書き込みを行うためのバッファ回路とを具備し、

前記電気的に書き換え可能なメモリセルのデータの消去の際、消去するブロックサイズ及び一組のブロックアドレスの入力で指定された複数のブロックを前記ブロック選択手段により同時に選択し、この選択したブロック内の全てのメモリセルのデータを消去することを特徴とする不揮発性半導体記憶装置。

【請求項14】 前記電気的に書き換え可能なメモリセルのデータの消去の際、前記ブロックアドレスを先頭アドレスとする複数のアドレスの多重選択により、アドレスの連続する複数のブロックを同時に選択することを特徴とする請求項12または13に記載の不揮発性半導体記憶装置。

【請求項15】 前記電気的に書き換え可能なメモリセルのデータの消去の際、前記消去するブロックサイズの入力により選択される複数のブロックの個数は、nを整数とした場合に2のn乗であることを特徴とする請求項 50

4

12ないし14いずれか1つの項に記載の不揮発性半導体記憶装置。

【請求項16】 電気的に書き換え可能なメモリセルがマトリックス配列され、複数のブロックに分割されたメモリセルアレイと、

前記メモリセルアレイの各ブロックを選択するブロック 選択手段と、

前記ブロック選択手段で選択されたブロック中のメモリ セルの行を選択する行選択手段と、

前記メモリセルアレイ中のメモリセルの列を選択する列 選択手段とを具備し、

データの消去の際に、ブロックアドレスが入力され、消去モードを指示する信号が入力されている時に、前記行選択手段を制御して複数のアドレスを多重選択させることにより、前記ブロックアドレスを先頭アドレスとする連続した2のn(nは正の整数)乗個のブロックを選択し、前記ブロックアドレスで指定されたブロックを含む2のn乗個のブロック中のメモリセルのデータを実質的に同時に消去することを特徴とするフラッシュメモリ。

【請求項17】 電気的に書き換え可能なメモリセルがマトリックス配列され、複数のブロックに分割されたメモリセルアレイと、

前記メモリセルアレイの各ブロックを選択するブロック 選択手段と、

前記ブロック選択手段で選択されたブロック中のメモリ セルの行を選択する行選択手段と、

前記メモリセルアレイ中のメモリセルの列を選択する列 選択手段とを具備し、

データの消去の際に、消去するブロックサイズを指示する信号及びブロックアドレスが入力され、前記行選択手段を制御して複数のアドレスを多重選択させることにより、前記ブロックアドレスを先頭アドレスとする連続した2のn(nは正の整数)乗個のブロックを選択し、前記ブロックアドレスで指定されたブロックを含む前記プロックサイズで指示された所定の2のn乗個のブロック中のメモリセルのデータを実質的に同時に消去することを特徴とするフラッシュメモリ。

【請求項18】 消去するブロックの個数が2のn乗個以外の時に、2のn乗個のブロックサイズずつ複数サイクルに分けて消去を行うことを特徴とする請求項17に記載のフラッシュメモリ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に関するもので、特に書き換え可能な不揮発性半導体記憶装置及びフラッシュメモリに係り、更に詳しくは、アドレスを多重選択してメモリセルアレイ中の複数のブロックまたは複数のワード線を同時に選択し、消去、書き込み及びテスト等を行う技術に関する。

0 [0002]

【従来の技術】従来、半導体記憶装置の一種として、電 気的な書き換えを可能としたEEPROMが知られてい る。なかでも、メモリセルを複数個直列接続してNAN Dセルを構成するNANDセル型EEPROMは、高集 積化ができるものとして注目されている。

【0003】NANDセル型EEPROMにおける1つ のメモリセルは、半導体基板上に絶縁膜を介して浮遊ゲ ート (電荷蓄積層) と制御ゲートが積層されたFETM ○S構造を有している。そして、複数個のメモリセルが 隣接するもの同士でソース·ドレインを共有する形で直 10 列接続されてNANDセルを形成している。このような NANDセルがマトリックス配列されてメモリセルアレ イが構成される。

【0004】メモリセルアレイにおける列方向に並ぶN ANDセル列の一端側のドレインは、それぞれ選択ゲー トトランジスタを介してビット線に共通接続され、他端 側ソースは別の選択ゲートトランジスタを介して共通ソ ース線に接続されている。メモリセルトランジスタの制 御ゲート電極及び上記各選択ゲートトランジスタのゲー ト電極は、メモリセルアレイの行方向に沿って延設され たワード線 (制御ゲート線) と選択ゲート線にそれぞれ 共通接続されている。

【0005】このような従来のNANDセル型EEPR OMの公知例として、文献(論文) 1:K. - D. Su h et al., "A 3.3 V 32 Mb $N\,A\,N$ DFlash Memory With Increm ental Step Pulse Programm ing Scheme, "IEEE J. Solid-State Circuits, vol. 30, pp. 1149-1156, Nov. 1995. 、及び文献 (論文) 2:Y. Iwata et al., "A 3 5 ns Cycle Time 3.3V Only 32Mb NAND Flash EEPROM, "I EEE J. Solid-StateCircuit s, vol. 30, pp. 1157-1164, No v. 1995. 等の発表がある。

【0006】上記文献1には、従来のNANDセル型E EPROMの基本的な構成と動作が説明されている。そ の内容を以下に図16(論文1のFig. 1に対応す る) 及び図17 (論文1のFig. 3に対応する) を用 40 いて紹介する。

【0007】図16はメモリセルアレイとその周辺回路 の概略構成を示すプロック図であり、図17は消去、読 み出し及び書き込み動作のバイアス状態について説明す るための図である。図16及び図17において、BSE しはブロック選択信号、BL0~BL4243はデータ 線としてのビット線、WL0~WL15はワード線、C SLはソース線、CG0~CG15は共通ゲート線、S SL、GSLはそれぞれビット線側とソース線側の選択 ゲート線、Pass W/L、Sel. W/Lはそれぞ 50 全ての非選択セルはパス・トランジスタとして働く。一

れ、選択されたNANDセル内の非選択ワード線と選択 ワード線を示している。

【0008】消去動作時には、上記図16に示した回路 における共通ゲート線CGO~CG15は接地され、選 択ブロックのブロック選択信号BSELは"ハイ(電源 電圧)"となり、非選択プロックのブロック選択信号は "ロウ (接地電位)"を維持する。従って、選択ブロッ クのワード線は接地電位となり、非選択ブロックのワー ド線はフローティング状態になる。次に、21 Vで3 m sの長さの消去パルスがバルク(セルPウェル)に印加 される。その結果、選択ブロックでは、バルクとワード 線との間に消去電圧 (21V) が加わり、浮遊ゲート中 の電子がFN (Fowler-Nordheim) トン ネル電流によりセルPウェル中に抜け、セルのしきい値 電圧はほぽー3Vとなる。NAND型フラッシュメモリ では過消去が問題とならないため、セルは1回の消去パ ルスで-3 V程度にまで深く消去される。一方、非選択 ブロックは、フローティング状態のワード線とセルPウ ェルとの容量カップリングにより、消去パルスの影響を 受けない。フローティング状態の制御ゲートには、ブロ ック選択信号BSELが入力されるトランジスタのソー ス、このソースとワード線との間の金属配線、及びポリ シリコンからなるワード線が接続されている。カップリ ング比は、フローティング状態のワード線に付随する容 量から計算される。この容量としては、ブロック選択信 号BSELがゲートに入力されるトランジスタのソース 接合容量、ソースとゲートのオーバーラップ容量、ポリ シリコンと金属配線のフィールド上の容量、ポリシリコ ンからなるワード線とセルPウェルとの容量等がある が、ワード線とセルPウェルとの容量が全容量に対して 支配的に大きい。このため、実測結果から求めたカップ リング比は約0.9と大きく、FNトンネル電流が流れ るのを防げる。消去ヴェリファイ (検証)では、選択ブ ロック内の全てのセルのしきい値電圧が-1 V以下にな ったか否かが判定される。

【0009】一方、読み出し動作では、1ページ分のセ ルデータが同時にページバッファ中のラッチ回路に転送 され、連続的な読み出しが行われる。図18 (論文1の Fig. 4に対応)は、読み出し時の主要信号の動作波 形図である。1ページ分のセルデータをセンスする際、 ページバッファは最初"0" (論理ロウレベルで、書き 込みセルを読み出した状態)に初期化されており、次い でビット線は0Vに放電され、選択ゲート線SSL, G SLは4. 5 Vになる (図18のt1)。その後、選択 ブロック(NANDセル列)内の選択ワード線には0V が、選択ブロック内の非選択ワード線にはパス電圧であ る4.5 Vがそれぞれ入力される(図18のt2)。非 選択ワード線に入力される4.5 Vは書き込み後及び消 去後のそれぞれのセルのしきい値電圧よりも高いため、

方、0 V 印加の選択ワード線により、消去後のセル・ト ランジスタのみが導通する。従って、消去後のセルに対 して読み出しが行われたNANDセルはビット線を接地 するパスとなり、書き込み後のセルに対して読み出しが 行われたNANDセルはビット線が開放状態(オープン 状態)になる。t3では、ビット線からラッチへの直接 のセンス経路は、図16に示した回路における信号PG Mを口ウにすることにより遮断されており、ラッチデー タはトランジスタSENSEを通してのみ決定される。 基準電位Vrefによって、2μAの負荷電流をビット 線に供給するPMOSカレント・ミラー回路の負荷が活 性化される。消去後のセルを読み出しているビット線で は、負荷電流が流れ続けてロウレベルを維持し、書き込 み後のセルを読み出しているビット線はハイレベルとな る。書き込み後のセルを読み出しているビット線はトラ ンジスタSENSEを導通させ、ラッチデータを"1" に反転する(t4)。こうして、書き込み後のセルを読 み出したラッチ回路は"1"、消去後のセルを読み出し たラッチ回路は"0"を保存する。これらのラッチデー タは読み出し回路を経た後、正規の論理レベルに変換さ れる。従って、1ページ分の全ラッチ回路は同時にセッ トされた後、連続的な読み出しを可能とする。

【0010】更に、書き込み動作では、最初、連続的にページバッファに書き込みデータがロードされる。

"0"は書き込みを行うセルデータであり、"1"は書き込み禁止のセルデータである。書き込みサイクルは、全ての"0"ラッチデータの全セルが書き込まれるまで繰り返される。各書き込みサイクルは、書き込みパルスと"0"ラッチのセルの過書き込みを防止するためのヴェリファイ動作とからなる。さらに具体的には、 40μ mの書き込みサイクルは以下の $(1)\sim(4)$ のステップで実行される。

【0011】 (1) ビット線セットアップ $(8 \mu s)$: ページバッファのラッチ回路内の書き込みデータにしたがって、ビット線のレベルを書き込みは0 Vに、書き込み禁止はV c cに設定する。

【0012】(2) 書き込み($20\mu s$):選択ワード線に書き込み電圧を短いパルスで入力する。

【0013】(3)ワード線放電(4μs):選択ワード線の高電位は放電され、次の低いヴェリファイ電位の 40 入力に備える。

【0014】(4) 書き込みヴェリファイ($8\mu s$): 書き込みセルのしきい値電圧が目標値以上に書き込まれたか否かをチェックする。

【0015】ヴェリファイ動作では、十分に書き込みが行われたセルのラッチ回路は"0"から"1"へと変わり、更に書き込まれることを防ぐ。ヴェリファイ動作時のバイアス条件は読み出し動作時のそれとほぼ同じであるが、ラッチ回路には書き込み時のデータが保持され、0 Vとは異なる0.7 Vが選択ワード線に入力される。

8

この条件の下で、書き込みセルのしきい値電圧が 0.7 Vを越えた時、すなわち、十分に書き込みが行われた時に、ラッチ回路内のデータは "0"から"1"へと変化する。"1"データが書き込まれたラッチ回路は、ヴェリファイ動作では"0"から"1"へのみ変化するため影響を受けない。書き込みサイクルはページバッファのラッチ回路が全て"1"を保持するまで、若しくは 10サイクルの最大書き込み時間に達するまで繰り返される。

【0016】図19 (論文1のFig. 5に対応する) は、選択セルのチャネルに供給する書き込み禁止電圧の バイアス条件を示している。ビット線側の選択ゲート線 SSLにゲートが接続されているトランジスタはゲート 電圧 V c c の導通状態で、且つソース線側の選択ゲート 線GSLにゲートが接続されているトランジスタはゲー ト電圧 0 V の非導通状態、書き込みセルのビット線は 0 V、書き込み禁止セルのビット線はVccにそれぞれ設 定する。0Vのビット線により、そのNANDセルのチ ャネルは接地電位となる。選択セルの制御ゲートに書き 込み電圧が入力されると、浮遊ゲートとチャネル間に大 きなポテンシャルの差が生じ、浮遊ゲートにFNトンネ ル電流で電子が注入され、セルが書き込まれる。書き込 み禁止セルにおいては、Vccレベルのビット線により 選択NANDセルのチャネルが予備充電された後、ビッ ト線側の選択ゲートトランジスタが非導通状態となり、 チャネルがフローティングとなる。選択NANDセルの ワード線、すなわち、書き込み電圧が入力される選択ワ ード線とパス電圧が入力される非選択ワード線が立ち上 がると、ワード線、浮遊ゲート、チャネル及びセルPウ ェル、それぞれを介した直列容量の結合により、チャネ ル容量は自動的に昇圧される。このように、選択ブロッ ク内の書き込み禁止のNANDセルのチャネル電位は、 ワード線とチャネルとの容量結合によって決定される。 従って、書き込み禁止電圧を十分に高くするためには、 チャネルの初期充電を十分に行うこと、また、ワード線 とチャネル間の容量カップリング比を大きくすることが 重要となる。

【0017】ワード線とチャネル間のカップリング比Bは以下のように算出される。

【0018】B=Cox/(Cox+Cj) ここで、Coxはワード線とチャネルとの間のゲート容量の総和、Cjはセルトランジスタのソース及びドレイン接合容量の総和である。また、NANDセルのチャネル容量とは、これらゲート容量の総和Coxと接合容量の総和Cjの合計となる。更に、その他の容量である選択ゲートとソースのオーバーラップ容量や、ビット線とソース及びドレインとの容量等は全チャネル容量に比べて非常に小さいため、ここでは無視している。

【0019】以上が従来のNAND型EEPROMに関 50 する説明である。ここでは、電気的に書き換え可能な不

揮発性半導体記憶装置の代表例として示した。

【0020】さて、上記のようなNAND型EEPRO Mを記憶媒体とした電子スチールカメラ(Solid State Camera) が最近商品化されている。 例えば、富士写真フイルム株式会社から発売されている DS-7がその一例であり、このカメラは16Mビット のNAND型EEPROMを用いて、30万画素の写真 が30枚撮影できる。従って、この場合、写真1枚当た り約0.5Mビット使用することがわかる。16Mビッ トのNAND型EEPROMでは、消去ブロック(セク ター) サイズが32Kビットで構成されているため、3 0万画素の写真では16ブロックが必要となる。電子ス チールカメラは、撮影した写真をその場で確認し、必要 に応じて撮り直しができることが特長の一つである。撮 り直しをする場合には、16ブロック、0.5Mビット のデータを一度消去する必要がある。この消去の際、1 6ブロックのデータを1ブロックずつ消去し、1ブロッ クずつ消去が十分に行われたか否かの確認(Erase

Verirfy)を行うため消去時間が長くなる。例 えば、1ブロックの消去時間を2msとすると、16ブ ロック消去するには32msかかることになり、この間 は撮影が制限される。

【0021】そこで、消去時間を短縮するために、複数 ブロックの消去を同時に行う方法が文献3:E. Har ari et al., "EEPROM System with Erase Sector Selec t, "USP 5, 418, 752, May 23, 1 995. に提案されている。この技術はマルチブロック 消去 (Selective Multiple Sec tor Erase)と呼ばれており、同時に消去する フラッシュメモリのセクター(ブロック)を選択的に指 定できるようにしたものである。しかし、上記マルチブ ロック消去では、複数ブロックの消去を同時に行える反 面、消去するセクター (ブロック) を選択的に指定する ためのセクター (ブロック) · アドレス・レジスタ (R EG) 221, …, 223, … (図20参照:文献3の Fig. 3 Aに対応する) が必要となる。このため、余 分なレジスタ回路部の存在によりチップサイズが増大 し、チップコストが高くなるという問題が発生する。

【0022】なお、図20において、209は図示しな 40 いコントローラと情報の伝達を行うための信号線、21 1, …, 213, …はセクター、225はコマンドレジ スタ、227はシリアルインターフェイス、229はコ マンドデコーダ、231はアドレスレジスタ、233は デコーダ、235はデコード出力信号線、237は消去 イネーブル信号を転送するバス、239はレジスタ22 1の出力、251は消去イネーブルコマンドが転送され る信号線、261はリセット信号線である。上記コント ローラには、コマンド・ラッチ・イネーブル信号CL E, チップ・イネーブル信号/CE(符号の前に付した 50 ター(ブロック)・アドレス・レジスタがセクター(ブ

"/"は反転信号、すなわちバーを意味する)、ライト ・イネーブル信号/WE、アドレス・ラッチ・イネーブ ル信号ALE、リード・イネーブル信号/RE等が供給 されており、これらの信号とコマンドCM1, CM2, CM3とに基づいて生成した信号を、各フラッシュEE PROMチップの信号線209を介してシリアルインタ ーフェイス227に供給して動作を制御するようになっ ている。

【0023】また、上記複数ブロックの消去を同時に行 う方法は、図21のタイミングチャートに示すように、 まず、消去するセクターを指定するためのコマンドCM 1を入力するとともに、消去するセクター (プロック) ·アドレスA8~A15, A16~A20を複数組(図 21では3組の場合を示している)入力する。その後、 消去コマンドCM2を入力して、 tMBERASEの期 間にセクター (ブロック) ・アドレスで指定した複数の セクターの消去を行う。消去動作後には、状態読み取り コマンドCM3を入力して消去確認読み出しを行う。こ の消去確認読み出し動作によって、選択したセクター中 の全てのメモリセルのしきい値電圧が負になったことを 確認する。

【0024】このように、複数のセクター(ブロック) を選択的に消去するためには、消去動作に先立って、消 去するセクターを指定するためのセクター(ブロック) ·アドレスA8~A15,A16~A20を複数組入力 する必要があり、このための時間及び複数アドレス入力 による処理の複雑化も無視できない問題となる。

【0025】しかし、上記マルチブロック消去では、複 数ブロックの消去を同時に行える反面、消去するセクタ - (ブロック) を選択的に指定するためのセクター (ブ ロック) ・アドレス・レジスタ (REG) 221, …, 223, … (文献3のFig. 3A参照) がセクター (ブロック)毎に必要となる。このため、余分なレジス タ回路部の存在によりチップサイズが増大し、チップコ ストが高くなる。しかも、上述したように、複数のセク ター(ブロック)を選択的に消去するためには、消去動 作に先立って、消去するセクターを指定するためのセク ター (ブロック) ・アドレスA8~A15, A16~A 20を複数組入力する必要がある。このため、セクター (ブロック) ·アドレスA8~A15, A16~A20 を複数組入力する時間、及び複数アドレス入力によるデ コード等の処理の複雑化も無視できない。

[0026]

【発明が解決しようとする課題】上記のように従来の半 導体記憶装置は、1ブロック毎の消去動作と確認動作が 必要となるため、複数ブロックの消去を行うと消去時間 が長くなるという問題があった。この問題を解決するた めに複数ブロックの同時消去を行おうとすると、消去す うるセクター(ブロック)を選択的に指定するためのセク

ロック)毎に必要となり、チップコストが高くなる。また、このレジスタにアドレスを入力するための時間が必要となり、且つアドレス入力の複雑化を招くという問題があった。

【0027】この問題は、消去動作に限らず、メモリセルアレイ中の複数のブロックを同時に選択して書き込みを行ったり、テストを行う場合も同様である。

【0028】本発明は、上記事情を考慮してなされたもので、その目的とするところは、チップコストの増加やアドレス入力の複雑化を招くことなく、消去時間、書き込み時間及びテスト時間等を短縮できる半導体記憶装置を提供することにある。

【0029】また、本発明の他の目的は、チップサイズの増大やアドレス入力の複雑化を招くことなく、メモリセルアレイ中の複数のブロックに対して選択的に消去、 書き込み及びテスト等を行うことができる半導体記憶装置を提供することにある。

【0030】本発明の更に他の目的は、チップサイズの増大やアドレス入力の複雑化を招くことなく、選択ブロックのサイズを自由に設定でき、メモリセルアレイ中の複数のブロックに対して選択的に消去、書き込み及びテスト等を行うことができる半導体記憶装置を提供することにある。

[0031]

【課題を解決するための手段】本発明の請求項1に記載 した半導体記憶装置は、メモリセルがマトリックス配列 されたメモリセルアレイと、前記メモリセルアレイ中の 各メモリセルが行毎に接続されたワード線と、前記メモ リセルアレイ中の各メモリセルが列毎に接続されたデー タ線と、前記ワード線を選択する行選択手段と、前記デ ータ線を選択する列選択手段と、制御データをラッチす るラッチ手段を有し、アドレス信号に基づいて相補信号 を生成し、前記相補信号の複数の組み合わせで前記メモ リセルアレイ中の1つのアドレスを指定する内部アドレ ス信号生成手段と、外部からの制御により、前記ラッチ 手段に選択的に制御データをラッチさせるデータ設定手 段と、前記ラッチ手段にラッチされている制御データに 応じて、前記内部アドレス信号生成手段から出力される 相補信号を同一論理レベルに設定する内部アドレス信号 設定手段とを具備することを特徴としている。

【0032】請求項2に記載したように、請求項1に記載の半導体記憶装置において、前記メモリセルは、半導体基板上に形成された電気的に書き換え可能なメモリセルを含むメモリセルユニットがマトリックス配列されて形成されることを特徴とする。

【0033】請求項3に記載したように、請求項1または2に記載の半導体記憶装置において、前記内部アドレス信号設定手段は、消去モード、書き込みモード及びテストモードの少なくともいずれか1つのモード時に、前記相補信号を同一論理レベルに設定することを特徴とす 50

12

る。

【0034】請求項4に記載したように、請求項1または2に記載の半導体記憶装置において、前記内部アドレス信号設定手段は、選択するブロックのサイズと選択開始ブロックを示す信号をラッチし、前記ラッチしたブロックのサイズと選択開始ブロックを示す信号をデコードして、ブロックの多重選択を行うための制御信号を生成し、前記行選択手段に供給することを特徴とする。

【0035】請求項5に記載したように、請求項1または2に記載の半導体記憶装置において、前記内部アドレス信号設定手段は、選択するブロックのサイズを示す信号をラッチするブロック・サイズ・バッファと、前記ブロック・サイズ・バッファの出力信号と選択開始ブロックを示す信号をデコードしてブロックの多重選択を行うための制御信号を生成し、前記行選択手段に供給するブロック・アドレス・プリデコーダとを含むことを特徴とする。

【0036】請求項6に記載したように、請求項1または2に記載の半導体記憶装置において、前記内部アドレス信号設定手段は、選択するブロックのアドレスをラッチするラッチ回路と、前記ラッチ回路のラッチデータに応じて前記内部アドレス信号生成手段から出力される相補信号を同一論理レベルに設定するか否かを決定する論理回路とを含むことを特徴とする。

【0037】請求項7に記載したように、請求項1または2に記載の半導体記憶装置において、前記内部アドレス信号設定手段は、前記メモリセルアレイの選択するロウアドレスをラッチするラッチ回路と、前記ラッチ回路のラッチデータに応じて前記内部アドレス信号生成手段から出力される相補信号を同一論理レベルに設定するか否かを決定する論理回路とを含むことを特徴とする。

【0038】また、本発明の請求項8に記載した不揮発 性半導体記憶装置は、半導体基板上に形成された電気的 に書き換え可能なメモリセルを含むメモリセルユニット が構成され、このメモリセルユニットがマトリックス配 列されたメモリセルアレイと、前記メモリセルアレイ中 の各メモリセルが行毎に接続されたワード線と、前記メ モリセルアレイ中の各メモリセルユニットが列毎に接続 されたデータ線と、前記ワード線を選択する行選択手段 と、前記データ線を選択する列選択手段と、前記メモリ セルアレイが複数に分割されて形成されたブロック毎に 前記行選択手段を選択するブロック選択手段と、前記デ ータ線に接続されたメモリセルへのデータの書き込みを 行うためのバッファ回路とを具備し、前記電気的に書き 換え可能なメモリセルのデータの消去の際、一組のプロ ックアドレスの入力で指定されたプロックを含む複数の ブロックを前記ブロック選択手段により同時に選択し、 この選択したブロック内の全てのメモリセルのデータを 消去することを特徴としている。

【0039】請求項9に記載したように、請求項8に記

載の不揮発性半導体記憶装置において、前記電気的に書き換え可能なメモリセルのデータの消去の際、前記プロックアドレスを先頭アドレスとする複数のアドレスの多重選択により、アドレスの連続する複数のブロックを同時に選択することを特徴とする。

【0040】請求項10に記載したように、請求項8または9に記載の不揮発性半導体記憶装置において、前記電気的に書き換え可能なメモリセルのデータの消去の際、前記一組のブロックアドレスの入力で選択される複数のブロックの個数は、nを整数とした場合に2のn乗 10であることを特徴とする。

【0041】請求項11に記載したように、請求項10 に記載の不揮発性半導体記憶装置において、前記複数の ブロックの個数は固定されていることを特徴とする。

【0042】更に、本発明の請求項12に記載した不揮 発性半導体記憶装置は、半導体基板上に形成された電気 的に書き換え可能なメモリセルを含むメモリセルユニッ トが構成され、このメモリセルユニットがマトリックス 配列されたメモリセルアレイと、前記メモリセルアレイ 中の各メモリセルが行毎に接続されたワード線と、前記 メモリセルアレイ中の各メモリセルユニットが列毎に接 続されたデータ線と、前記ワード線を選択する行選択手 段と、前記データ線を選択する列選択手段と、前記メモ リセルアレイが複数に分割されて形成されたブロック毎 に前記行選択手段を選択するブロック選択手段と、前記 データ線に接続されたメモリセルへのデータの書き込み を行うためのバッファ回路とを具備し、前記電気的に書 き換え可能なメモリセルのデータの消去の際、消去する ブロックサイズ及び一組のブロックアドレスの入力で指 定された複数のブロックを前記ブロック選択手段により 同時に選択し、この選択したブロック内の全てのメモリ セルのデータを消去することを特徴としている。

【0043】更にまた、本発明の請求項13に記載した 不揮発性半導体記憶装置は、半導体基板上に形成された 電気的に書き換え可能なメモリセルが複数個直列接続さ れてNANDセル列が構成され、このNANDセル列が マトリックス配列されたメモリセルアレイと、前記メモ リセルアレイ中の各メモリセルが行毎に接続されたワー ド線と、前記メモリセルアレイ中の各NANDセル列が 列毎に接続されたビット線と、前記各NANDセル列と 前記各ビット線との間に設けられ、前記各NANDセル 列を選択するための選択ゲートと、前記ビット線と交差 して配設され、前記各選択ゲートを制御して前記各NA NDセル列を前記ビット線に選択的に接続する選択ゲー ト線と、前記ワード線及び前記選択ゲート線を選択する 行選択手段と、前記ビット線を選択する列選択手段と、 前記メモリセルアレイが複数に分割されて形成されたブ ロック毎に前記行選択手段を選択するブロック選択手段 と、前記ビット線に前記選択ゲートを介して接続された メモリセルへのデータの書き込みを行うためのバッファ 14

回路とを具備し、前記電気的に書き換え可能なメモリセルのデータの消去の際、消去するブロックサイズ及び一組のブロックアドレスの入力で指定された複数のブロックを前記ブロック選択手段により同時に選択し、この選択したブロック内の全てのメモリセルのデータを消去することを特徴としている。

【0044】請求項14に記載したように、請求項12 または13に記載の不揮発性半導体記憶装置において、 前記電気的に書き換え可能なメモリセルのデータの消去 の際、前記ブロックアドレスを先頭アドレスとする複数 のアドレスの多重選択により、アドレスの連続する複数 のブロックを同時に選択することを特徴とする。

【0045】請求項15に記載したように、請求項12ないし14いずれか1つの項に記載の不揮発性半導体記憶装置において、前記電気的に書き換え可能なメモリセルのデータの消去の際、前記消去するブロックサイズの入力により選択される複数のブロックの個数は、nを整数とした場合に2のn乗であることを特徴とする。

【0046】また、本発明の請求項16に記載したフラ ッシュメモリは、電気的に書き換え可能なメモリセルが マトリックス配列され、複数のブロックに分割されたメ モリセルアレイと、前記メモリセルアレイの各プロック を選択するブロック選択手段と、前記ブロック選択手段 で選択されたブロック中のメモリセルの行を選択する行 選択手段と、前記メモリセルアレイ中のメモリセルの列 を選択する列選択手段とを具備し、データの消去の際 に、ブロックアドレスが入力され、消去モードを指示す る信号が入力されている時に、前記行選択手段を制御し て複数のアドレスを多重選択させることにより、前記ブ ロックアドレスを先頭アドレスとする連続した2のn (nは正の整数) 乗個のブロックを選択し、前記ブロッ クアドレスで指定されたブロックを含む2のn乗個のブ ロック中のメモリセルのデータを実質的に同時に消去す ることを特徴としている。

【0047】本発明の請求項17に記載したフラッシュ メモリは、電気的に書き換え可能なメモリセルがマトリ ックス配列され、複数のブロックに分割されたメモリセ ルアレイと、前記メモリセルアレイの各ブロックを選択 するブロック選択手段と、前記ブロック選択手段で選択 されたブロック中のメモリセルの行を選択する行選択手 段と、前記メモリセルアレイ中のメモリセルの列を選択 する列選択手段とを具備し、データの消去の際に、消去 するブロックサイズを指示する信号及びブロックアドレ スが入力され、前記行選択手段を制御して複数のアドレ スを多重選択させることにより、前記プロックアドレス を先頭アドレスとする連続した2のn(nは正の整数) 乗個のブロックを選択し、前記ブロックアドレスで指定 されたブロックを含む前記ブロックサイズで指示された 所定の2のn乗個のブロック中のメモリセルのデータを 実質的に同時に消去することを特徴としている。

【0048】請求項18に記載したように、請求項17に記載したフラッシュメモリにおいて、消去するブロックの個数が2のn乗個以外の時に、2のn乗個のブロックサイズずつ複数サイクルに分けて消去を行うことを特徴とする。

【0049】請求項1のような構成によれば、相補信号を同一レベルに設定することによってアドレスを多重選択するので、チップコストの増加やアドレス入力の複雑化を招くことなく、消去時間、書き込み時間及びテスト時間等を短縮できる。また、チップサイズの増大やアドレス入力の複雑化を招くことなく、メモリセルアレイ中の複数のブロックに対して選択的に消去、書き込み及びテスト等を行うことができる。メモリセルアレイ中の複数のブロックに対して選択的に消去、書き込み及びテスト等を行うことができる。

【0050】請求項2に示すように、メモリセルは、例 えば電気的に書き換え可能なメモリセルユニットがマト リックス配置されて形成される。

【0051】請求項3に示すように、消去モード、書き込みモード及びテストモードの少なくともいずれか1つのモード時に、内部アドレス信号設定手段で相補信号を同一論理レベルに設定すれば、複数のメモリセルを同時に選択した状態で消去、書き込み、あるいはテストを行うことができ、消去時間、書き込み時間、あるいはテスト時間を短縮できる。

【0052】請求項4に示すように、内部アドレス信号 設定手段でブロックの多重選択を行うための制御信号を 生成して行選択手段に供給すれば、メモリセルアレイ中 の複数のブロックを同時に選択することができる。

【0053】請求項5に示すように、内部アドレス信号 設定手段は、例えばブロック・サイズ・バッファとブロ ック・アドレス・プリデコーダとで構成できる。

【0054】請求項6及び請求項7に示すように、内部 アドレス信号設定手段は、ラッチ回路と論理回路とで構 成しても良い。

【0055】請求項8のような構成によれば、データの消去時に、一組のブロックアドレスを入力することによって複数の消去ブロックを選択し、選択したブロック内の全てのメモリセルのデータを同時に消去するので、消去時間を短縮できる。しかも、セクター(ブロック)・アドレス・レジスタは不要であるので、チップサイズの増大を抑制でき、チップコストを低減できる。

【0056】請求項9に示すように、アドレスの多重選択により連続する複数のブロックを同時に選択すれば、比較的簡単な回路を追加するのみで消去の対象となる複数のブロックを選択できる。

【0057】請求項10に示すように、消去するブロックを2のn乗個の単位で選択すれば、消去の対象となる

16

ブロックの選択をより簡単化できる。

【0058】請求項11に示すように、ブロックの個数を固定しても良い。

【0059】請求項12及び請求項13のような構成に よれば、複数の消去ブロックを同時に選択し、選択した プロック内の全てのメモリセルのデータを同時に消去で きるので、消去時間を大幅に短縮化できる。しかも、ユ ーザがチップの外部から所望の消去ブロックサイズを入 力することにより自由に消去プロックサイズの変更が可 能である。これによって、不揮発性半導体記憶装置にお ける書き換えスピードを高速化でき、製造者側において もテスト時間の短縮化が図れ、テストコストの低減化に 繋がる。また、ランダムな複数のブロックを選択的に同 時に消去することはできないが、ブロック・アドレス・ レジスタが不要となるため、その分回路構成を簡単化で き、チップサイズの縮小化が図れ、チップコストの低減 化となる。更に、消去ブロック・アドレスを全て入力す る必要がないため、アドレス入力のシステムを簡略化で きる。

【0060】請求項1.4に示すように、一組のブロック アドレスを入力し、アドレスの多重選択により連続する 複数のブロックを選択すれば、比較的簡単な回路を追加 するのみで消去の対象となる複数のブロックを同時に選 択できる。

【0061】請求項15に示すように、消去するブロックを20n乗個の単位で選択すれば、消去の対象となるブロックの選択をより簡単化できる。

【0062】請求項16のような構成によれば、データの消去時に、一組のブロックアドレスを入力することによって複数の消去ブロックを選択し、選択したブロック内の全てのメモリセルのデータを消去するので、消去時間を短縮できる。しかも、ブロック・アドレス・レジスタは不要であるので、チップサイズの増大を抑制でき、チップコストを低減できる。

【0063】請求項17のような構成によれば、複数の消去ブロックを同時に選択し、選択したブロック内の全てのメモリセルのデータを実質的に同時に消去できるので、消去時間を大幅に短縮化できる。しかも、ユーザがチップの外部から所望の消去ブロックサイズを入力することにより自由に消去ブロックサイズの変更が可能である。これによって、揮発性半導体記憶装置におけるテスト時間の短縮化が図れ、テストコストの低減化に同様がる。また、ランダムな複数のブロックを選択的に同・レジスタが不要となるため、その分回路構成を簡単化でき、チップサイズの縮小化が図れ、チップコストの低減化とす。更に、消去ブロック・アドレスを全て入力する。更に、消去ブロック・アドレスを管略化できながないため、アドレス入力のシステムを簡略化でき

【0064】請求項18に示すように、2のn乗個のブロックサイズずつ複数サイクルに分けて消去を行えば、消去するブロックサイズが2のn乗個以外の時にも容易に対応でき、消去ブロックの選択の自由度を高くできる。

[0065]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照して説明する。

【0066】図1は、本発明の第1の実施の形態に係る 不揮発性半導体記憶装置について説明するためのもの で、64MビットのNAND型EEPROMの概略構成 を示すブロック図である。

【0067】このEEPROMは、メモリセルアレイ11、シリアルインターフェイス回路12、ロウアドレスバッファ13、ロウプリデコーダ14、ロウデコーダ(行選択手段)15、コマンドレジスタ16、コマンドデコーダ17、カラムアドレスバッファ18、カラムデコーダ(列選択手段)19、ページバッファ20、プロック・サイズ・バッファ21、ブロック・アドレス・プリデコーダ22、ワード線及びセレクトゲートドライバ2023及び制御回路24等を含んで構成されている。

【0068】上記メモリセルアレイ11は、1024個 のプロックBLK1~BLK1024に分割されてい る。各ブロックBLK1~BLK1024中には、図2 に示すようにNANDセルがマトリックス配列されてい る。各NANDセルは、複数個(ここでは16個の場合 を示す) のメモリセルMC, MC, …が隣接するもの同 士でソース・ドレインを共有する形で直列接続されて形 成されている。NANDセル列の一端側のドレインは、 それぞれ選択ゲートトランジスタST1を介してビット 線 (データ線) BL (BL0~BL4223) に接続さ れる。NANDセル列の他端側のソースは選択ゲートト ランジスタST2を介して共通ソース線CSLに接続さ れている。メモリセルアレイ11の行方向に沿って延設 された選択ゲート線SSL、GSLはそれぞれ、同一行 の選択ゲートトランジスタST1, ST2のゲートに接 続される。同じく、メモリセルアレイ11の行方向に沿 って延設されたワード線WL0~WL15はそれぞれ、 同一行のメモリセルMC, MC, …の制御ゲートに接続 される。

【0069】各メモリセルMCは、図3に示すように、 半導体基板1上に、トンネル絶縁膜2、浮遊ゲート(電 荷蓄積層)3、ONO(Oxide-Nitride-Oxide)膜4及び制御ゲート5が積層されたMOS FET構造を有している。そして、隣接するメモリセル MC,MC,…同士でソース・ドレイン6,7を共有す る形で直列接続されている。

【0070】上記シリアルインターフェイス回路12には各種のコマンド、アドレス、及び書き込みを行うセルデータ等が入力され、上記メモリセルアレイ11から読 50

18

み出されてページバッファ 2 0 中のラッチ回路にラッチされたセルデータが出力されるようになっている。このシリアルインターフェイス回路 1 2 に入力されたロアドレスはロウアドレスバッファ 1 3 に供給されてラッチされる。また、コマンドはコマンテされる。また、コマンドはコマック・ジスタ 1 6 に供給されてラッチされる。上記ロウアドレスズを指定するための信号はブロック・サイズ・バンススプラッチされる。上記ロウプリデコーダ1 3 にラッチされたロウアドレスはロウプリデコーダ1 4 でプリデコードされ、このプリデコーロウデコーダ1 5 から出力されてデコード信号は、メモリウデコーダ1 5 から出力されるデコード信号は、メモリレイ 1 1 の選択されたブロック中のワード線及び選択ゲート線にそれぞれ供給される。

【0071】上記カラムアドレスバッファ18にラッチ されたカラムアドレスは、カラムデコーダ19に供給さ れてデコードされ、ページバッファ20に供給される。 このページバッファ20中にはラッチ回路が設けられて おり、上記シリアルインターフェイス回路12に入力さ れた書き込みを行うセルデータがラッチされるととも に、上記メモリセルアレイ11中の選択されたブロック から各ビット線に読み出されたセルデータがラッチされ る。上記コマンドレジスタ16に供給されたコマンドは コマンドデコーダ17でデコードされ、このデコード信 号が制御回路24に供給される。制御回路24には、外 部からコマンド・ラッチ・イネーブル信号CLE、チッ プ・イネーブル信号/CE("/"は反転信号、すなわ ちバーを意味する)、ライト・イネーブル信号/WE、 リード・イネーブル信号/RE、アドレス・ラッチ・イ ネーブル信号ALE及びクロック信号CLK1等が供給 されている。この制御回路24は、これらの信号と上記 コマンドデコーダ17のデコード出力とに基づいて、メ モリ中の各回路を読み出し動作、書き込み動作、消去動 作及びヴェリファイ動作等に応じて制御する。

【0072】上記のような構成において、読み出し及び 書き込み動作は、基本的には前述した従来の64MビットのNAND型EEPROMと同様である。

【0073】一方、消去動作時には、シリアルインターフェイス回路12に、コマンドCM0~CM3、消去ブロックサイズを指定するための信号BS1~BS10,BS、上位ブロックアドレスAD1、下位ブロックアドレスAD2及びブロックアドレスA1~A10等が入力される。上記ブロック・サイズ・バッファ21は、上記シリアルインターフェイス回路12に供給されたブロックサイズを指定するための信号BS1~BS10をラッチし、上記ブロック・アドレス・プリデコード動作を制御するための内部ブロック・アドレス・プリデコードカン・アドレス・プリデコーダ22から出力されるプリデコードレス・プリデコーダ22から出力されるプリデコード

信号は、上記ワード線及びセレクトゲートドライバ23に供給される。また、このブロック・アドレス・プリデコーダ22から出力されるブロックアドレスの多重選択を行うための制御信号Djx,Eky,Flzは、ロウデコーダ15に供給される。上記ワード線及びセレクトゲートドライバ23の出力信号SS,CG0~CG15,GSは、上記ロウデコーダ15に供給される。これによって、消去時のロウデコーダ15によるデコード動作が制御され、あるブロックアドレスを先頭アドレスとする複数のアドレスの多重選択が行われ、アドレスの連10続する複数のブロックを選択するようになっている。

【0074】図4は、上記図1に示した回路におけるブロック・サイズ・バッファ21の構成例を示している。図5及び図6は、同じく図1に示した回路におけるブロック・アドレス・プリデコーダ22の構成例を示している。これらの回路は、消去するブロックサイズを変更可能な構成になっている。また、図7は、上記ロウデコーダ15におけるメモリセルアレイ11中のブロック選択に関係する回路部の構成を抽出して示している。なお、ワード線及びセレクトゲートドライバ23は、バッファ回路で構成されており、周知の構成であるので詳細な構成例は省略する。

【0075】上記ブロック・サイズ・バッファ21は、バッファ回路31,32、ノアゲート33,34及びインバータ35,36を含んで構成されている。上記バッファ回路31にはブロックサイズを指定するための信号 BSi(i=1~9)が供給され、上記バッファ回路32にはブロックサイズを指定するための信号BS10が供給される。上記ノアゲート33の一方の入力端にはバッファ回路31の出力が供給され、他方の入力端にはブロックサイズを指定する信号bsi+1が供給され、その出力がインバータ35を介して内部ブロックサイズ信号bsiとして出力される。また、上記ノアゲート34の一方の入力端にはバッファ回路32の出力が供給され、他方の入力端にはバッファ回路32の出力が供給され、他方の入力端に接地され、その出力がインバータ36を介して内部ブロックサイズ信号bs10として出力される。

【0076】上記プロック・アドレス・プリデコーダ22は、プロックサイズカウンタ37、アドレスバッファ38-1~38-10、アドレスカウンタ39-1~3409-10、インバータ40-1~40-10、ノアゲート41-1~41-10、インバータ42-1~42-10、ノアゲート43-1~43-10、インバータ44-1~45D-1~45D-1~45D-1~45D-1~45E-8,45E-1~45E-1~45E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-8,46E-1~46E-1~46E-8,46E-1~46E-1~46E-8,46E-1~46E-1~46E-8,46E-1~46E-

号CLK1が制御回路24から供給される。また、アド レスバッファ38-1~38-10にはそれぞれ、シリ アルインターフェイス回路12からブロックアドレス信 号A1~A10が供給されて初期値としてセットされ る。アドレスカウンタ39-1~39-10にはそれぞ れ、上記各アドレスバッファ38-1~38-10の出 力信号が供給される。初段のアドレスカウンタ39-1 には上記ブロックサイズカウンタ37から出力されるブ ロックアドレス・カウントアップ信号FBSが供給さ れ、各アドレスカウンタ39-1~39-9の出力信号 が順次次段に供給されるようになっている。各アドレス カウンタ39-1~39-10の出力信号は、インバー タ40-1~40-10を介してノアゲート41-1~ 41-10の一方の入力端にそれぞれ供給される。これ らノアゲート41-1~41-10の他方の入力端には それぞれ、上記ブロック・サイズ・バッファ21から出 力される内部ブロックサイズ信号bs1~bs10が供 給される。各ノアゲート41-1~41-10の出力信 号は、インバータ42-1~42-10の入力端、及び ノアゲート43-1~43-10の一方の入力端にそれ ぞれ供給される。上記各ノアゲート43-1~43-1 0の他方の入力端には上記プロック・サイズ・バッファ 21から出力される内部ブロックサイズ信号 bsl~b s 1 0 が供給され、その出力がインバータ44-1~4 4-10にそれぞれ供給される。そして、各インバータ 42-1~42-10の出力端から出力されるプリデコ ード信号の一部(4ビットのアドレスに対応する)がワ ード線及びセレクトゲートドライバ23に供給されると ともに、各インバータ44-1~44-10の出力端か ら出力されるプリデコード信号a1~a10がワード線 及びセレクトゲートドライバ23に供給される。

【0077】また、上記各プリデコード信号a1~a1 0、/a1~/a10は、ナンドゲート45D-1~4 5D-8, $45E-1\sim45E-8$, $45F-1\sim45$ F-16に選択的に供給される。ナンドゲート45D-1~45D-8には、上記各プリデコード信号a1,/ a1,a2,/a2,a3,/a3のうち、全ての組み 合わせが異なるように選択された3つの信号が供給され る。例えばナンドゲート45D-1の入力端には上記プ リデコード信号 a 1, a 2, a 3 が供給され、その出力 がインバータ46D-1の入力端に供給される。ナンド ゲート45D-2の入力端には上記プリデコード信号/ a 1, a 2, a 3 が供給され、その出力がインバータ 4 6D-2の入力端に供給される。同様に、ナンドゲート 45D-8の入力端には上記プリデコード信号/a1, /a2,/a3が供給され、その出力がインバータ46 D-8の入力端に供給される。

【0078】ナンドゲート45E-1~45E-8に は、上記各プリデコード信号a4, /a4, a5, /a 5, a6, /a6のうち、全ての組み合わせが異なるよ

うに選択された3つの信号が供給される。例えばナンド ゲート45E-1の入力端には上記プリデコード信号 a 3, a 4, a 5 が供給され、その出力がインバータ 4 6 E-1の入力端に供給される。ナンドゲート45E-2 の入力端には、上記プリデコード信号/a3, a4, a 5が供給され、その出力がインバータ46E-2の入力 端に供給される。以下同様にして、ナンドゲート45E -8の入力端には、上記プリデコード信号/a3,/a 4, /a5が供給され、その出力がインバータ46E-8の入力端に供給される。

【0079】ナンドゲート45F-1~45F-16に は、上記各プリデコード信号 a 7, / a 7, a 8, / a 8, a9, /a9, a10, /a10のうち、全ての組 み合わせが異なるように選択された4つの信号が供給さ れる。例えばナンドゲート45F-1の入力端には上記 プリデコード信号 a 7, a 8, a 9, a 1 0 が供給さ れ、その出力がインバータ46F-1の入力端に供給さ れる。ナンドゲート45F-2の入力端には上記プリデ コード信号/a7, a8, a9, a10が供給され、そ の出力がインバータ46F-2の入力端に供給される。 以下同様にして、ナンドゲート45F-16の入力端に は上記プリデコード信号/a7,/a8,/a9,/a 10が供給され、その出力がインバータ46F-16の 入力端に供給される。

【0080】上記各インバータ46D-1~46D-8, $46E-1\sim46e-8$, $46F-1\sim46F-1$ 6から出力される制御信号Dj1~Dj8 (Djx), $Ek1\sim Ek8$ (Eky), $F11\sim F116$ (F1 z) はそれぞれ、上記ロウデコーダ15に供給されてデ コード動作を制御することによりブロックアドレスの多 30 重選択を行うようになっている。

【0081】ここで、上記プロックアドレスは、A1~ A10の10ビットであり、小ブロックはBLK1から BLK1024の1024個である。ブロックサイズを 指定する信号BSi($i=1\sim9$)が入力されると、ブ ロック・サイズ・バッファ21により、チップ内部のブ ロックサイズ信号bsi(i=1~9)が生成されてブ ロック・アドレス・プリデコーダ22に供給される。こ れらの信号bs1, bs2, bs3, bs4, …によ り、それぞれ2倍、4倍、8倍、16倍のブロックサイ 40 ズが指定される。8ビットのI/Oから一回の入力でプ ロックサイズを指定するには、信号bs1から信号bs 8までの8ビットが必要となり、最大ブロックが256 倍のブロックサイズの場合にはこれで良い。これに対 し、図4に示したように最大ブロックとして1024倍 のブロックサイズを指定するには、8ビットの I / Oか ら二回のブロックサイズの入力が必要となる。図1に示 した回路において、例えば、あるブロックアドレスを先 頭に8個の連続するブロックを消去する場合には、信号 bs1, bs2, bs3が論理"1"となり、ハイレベ 50 タ68の電流通路の他端はMOSトランジスタ69の電

22

ルになる。この際、信号a1, /a1, b1, /b1, c1./c1は多重選択され、図6のブロック・アドレ ス・プリデコーダ22におけるナンドゲート45D-1 ~45D-8に入力される信号は全て論理"1"とな り、信号Dj1~Dj8はハイレベルになる。8倍のブ ロックサイズを指定する場合には、あるブロックアドレ スのA1, A2, A3は共に"0"であるから、A3か らA10で決まる連続する8ブロックが指定される。す なわち、信号D j x (x=1~8), E k y (y=1~8), Flz(z=1~16) がロウデコーダ15に入 力されており、あるブロックアドレスを先頭に連続する 8ブロックが消去される。

【0082】なお、上記図5に示した回路におけるアド レスカウンタ39-1, …, 39-10は上述した消去 動作のみならず、シクエンシャル読み出し(Seaue ntial Read)、すなわち、ある制御ゲート線 (ワード線) が選択され、読み出された後、順次に次の 制御ゲート線が選択され、読み出しが連続的に行われる モードにも使用される。

【0083】上記ロウデコーダ15は、ナンドゲート6 1. 62、インバータ63、及びNチャネル型MOSト ランジスタ64~69,70-1~70-18を含んで 構成されている。上記ナンドゲート61の各入力端に は、上記ブロック・アドレス・プリデコーダ22の出力 信号Djx($x=1\sim8$), $Eky(y=1\sim8)$, Fl z ($z=1\sim16$) が選択的に供給される。上記ナン ドゲート61の出力信号はインバータ63の入力端に供 給され、このインバータ63の出力信号がナンドゲート 62の一方の入力端及びMOSトランジスタ64の電流 通路の一端に供給される。上記ナンドゲート62の他方 の入力端には、リングオシレータ(図示せず)の発振出 カOSCが供給され、その出力がMOSトランジスタ6 6のソース・ドレインに供給される。このMOSトラン ジスタ66は、ソース・ドレインとゲートとの間の容量 をキャパシタとして利用する。また、上記MOSトラン ジスタ64の電流通路の他端にはMOSトランジスタ6 5の電流通路の一端が接続され、ゲートには制御回路2 4からライトイレーズの時に当該MOSトランジスタ6 4をオフするための信号SWEが供給される。上記MO Sトランジスタ65の電流通路の他端には、MOSトラ ンジスタ70-1~70-18のゲートがそれぞれ接続 され、ゲートは電源Vccに接続される。このMOSト ランジスタ65は、上記MOSトランジスタ64に印加 される電界を緩和するための電界緩和用である。上記M OSトランジスタ67の電流通路の一端はMOSトラン ジスタ66のゲートに接続され、他端はMOSトランジ スタ65の電流通路の他端に接続され、ゲートは上記M OSトランジスタ66のゲート及びMOSトランジスタ 68の電流通路の一端に接続される。MOSトランジス 流通路の一端に接続され、ゲートは上記MOSトランジスタ65の電流通路の他端に接続される。MOSトランジスタ69の電流通路の他端にはプログラム用の高電圧Vpgm(例えば20V)が印加され、ゲートは上記MOSトランジスタ65の電流通路の他端に接続される。上記MOSトランジスタ66~69は、ローカルチャージポンプ回路を構成しており、上記発振出力OSCに応答して上記高電圧Vpgmを昇圧して各MOSトランジスタ70-1~70-18のゲートに与える。

【0084】上記各MOSトランジスタ70-1~70-18の電流通路の一端には、上記ワード線及びセレクトゲートドライバ23の出力信号SS, CG0~CG15, GSが供給される。上記各MOSトランジスタ70-1~70-18の電流通路の他端には、選択ゲート線SSL、ワード線WL0~WL15、及び選択ゲート線GSLが接続されている。

【0085】図8は、上記図1ないし図7に示したEE PROMの消去動作について説明するためのタイミング チャートである。まず、ブロックサイズを入力するため のコマンドCMOがI/Oピンからシリアルインターフ ェイス回路12に入力され、コマンドレジスタ16にラ ッチされた後、コマンドデコーダ17でデコードされて 制御回路24に供給される。その後、ブロックサイズを 指定するための信号BS1~BS10がシリアルインタ ーフェイス回路12を介してブロック・サイズ・バッフ ァ21に供給され、上記制御回路24の制御に応答して ラッチされる。次に、ブロック・アドレスを入力するた めのコマンドCM1がシリアルインターフェイス回路1 2に入力され、コマンドレジスタ16にラッチされた 後、上位と下位のブロックアドレスAD1及びAD2が このコマンドレジスタ16に入力される。ここで、プロ ックアドレスが上位と下位の2種類入力されるのは、例 えば64MビットのNAND型EEPROMの場合には 1024ブロックあり、ブロックアドレスは10ビット 必要となるのに対し、1/0は8ビットであるからブロ ックアドレスを上位と下位で2サイクルに分けている。 従って、仮に入力されたブロックサイズが4ブロック以 上の場合、指定後の拡大されたブロック数は、1024 /4=256プロック以下となるため、その内の1つの プロックを特定するためには、8ビット以下のアドレス 入力で満足する。よって、この場合はブロックアドレス を上位と下位に分け2サイクルで入力する必要がなくな る。次に、消去コマンドСM2がシリアルインターフェ イス回路12を介してコマンドレジスタ16に入力さ れ、コマンドデコーダ17でデコードされて制御回路2 4に供給される。そして、上記制御回路24の制御によ りメモリの各回路が制御されて消去動作が開始される。 なお、消去動作後には、状態読み取りコマンドCM3が 入力される。

【0086】図9 (a) ないし (d) はそれぞれ、消去 50

24

ブロックサイズをメモリセルアレイ11上で示した模式 図である。図9(a)はブロックサイズが2倍になった 場合、図9(b)はブロックサイズが4倍になった場合、図9(c)はブロックサイズが8倍になった場合、図9(d)はブロックサイズが16倍になった場合の例をそれぞれ示している。ブロックサイズBSは2桁の16進数で入力される。これを2進数に変換すると、8桁、8ビットの1/Oから入力される。

【0087】図10(a)は、連続する11のブロック j1~j11までを消去する場合を示している。例え ば、プロック j 2 がブロックを 8 個ずつ纏めた場合の先 頭ブロックである場合には、図10(b),図10 (c), 図10(d) に示すように、ブロックj1、ブ ロックj2~j9、及びブロックj10, j11の3つ のグループに分ける。そして、それぞれ、1倍、8倍、 2倍のブロックサイズで3回のサイクルで消去を行う。 【0088】次に、消去確認(ヴェリファイ)読み出し (Erase Verify Read) について以下 に説明する。消去確認読み出し動作は、拡大した消去ブ ロックを構成する小ブロックの1ブロック毎に読み出し を行う。具体的には、上記のようにブロックサイズを8 倍で消去した場合には、(a3, a2, a1) = (0,0, 0), (0, 0, 1), (0, 1, 0), (0, 1, 0)1, 1), (1, 0, 0), (1, 0, 1), (1, 1.0)、(1.1.1)の順番で、ブロックサイズカ ウンタ37及びアドレスカウンタ39-1,39-2, 39-3が動作して8ビットのブロックアドレスをカウ ントアップして、消去確認読み出しを行う。

【0089】消去確認読み出し動作は、論文2の1162ページ、あるいは、論文1の1151ページに記載されているように、消去された小ブロック中の全メモリセルが同時に読み出される。具体的には、消去された小ブロック中のメモリセルの全制御ゲートを0Vにして読み出しを行うことによって、NANDセル列の全てのメモリセルが消去されたこと、すなわち、全てのメモリセルのしきい値電圧が負になったことが確認される。

【0090】消去された小ブロックを読み出した結果は、図1のページ・バッファ20にストアされる。ページ・バッファ20は、例えば図16に示したものと同様の回路で構成されている。従って、論文2のようにその結果をページ・バッファに設けられたワイアド・オア回路で一括検知しても良い。また、前記の消去した8個の小ブロックの消去確認読み出しを行い、その結果をページ・バッファに重ねてストアして、最後に一括検知を行っても良いし、ページ・バッファに対して連続的にチップ内部で読み出し判定を行うこともできる。

【0091】なお、ページ・バッファ20の内容は、図16に示される回路のように、消去が不十分なメモリセルがある場合には反転するように設計しておくと、消去確認読み出しの結果をページ・バッファ20に重ねてス

トアしても、消去した8ブロックの内、どのブロックが 消去不十分かの判定はつかないが、8ブロック内の少な くとも1ブロックで消去不十分なブロックがあることが 判る。

【0092】上述した消去読み出し動作で、消去が不十分な結果が出た場合は、前記8ブロックが再度消去される。そして、この動作が消去確認読み出し動作でパスと判定されるまで繰り返される。

【0093】以上までは消去ブロックサイズBSをチッ プ外部より制御する場合について説明したが、消去ブロ ックサイズは外部から入力せずに、固定した場合でも本 発明は有効である。図11は、本発明の第2の実施の形 態に係る不揮発性半導体記憶装置について説明するため のもので、消去ブロックサイズを固定する場合のブロッ ク・アドレス・プリデコーダ22の構成例を示す回路図 である。この図11では、消去ブロックサイズを8倍に した例を示しており、A1、A2、A3のブロックアド レスに関して記載されている。この回路は、アドレスバ ッファ47-1~47-3、アドレスカウンタ48-1 ~48-3、インバータ49-1~49-3、ノアゲー ²⁰ ト51-1~51-3、インバータ51-1~51-3、ノアゲート52-1~52-3及びインバータ53 -1~53-3を含んで構成されている。上記アドレス バッファ47-1~47-3にはアドレス信号A1~A 3がそれぞれ供給され、これらアドレスバッファ47-1~47-3の出力がアドレスカウンタ48-1~48 - 3にそれぞれ供給される。上記アドレスカウンタ48 -1には信号FBSが供給され、このアドレスカウンタ 48-1の出力がアドレスカウンタ48-2に、アドレ スカウンタ48-3の出力がアドレスカウンタ48-3 にそれぞれ供給される。上記信号FBSは、コマンドで 入力しても良いし、ボンディングオプション等で所定の 電位が供給されるように構成しても良い。また、各アド レスカウンタ48-1~48-3の出力信号は、インバ ータ49-1~49-3の入力端にそれぞれ接続され、 これらインバータ49-1~49-3による反転出力が それぞれノアゲート50-1~50-3の一方の入力端 にそれぞれ供給される。これらノアゲート50-1~5 0-3の他方の入力端には消去信号ERASEが供給さ れ、その出力がインバータ51-1~51-3の入力 端、及びノアゲート52-1~52-3の一方の入力端 にそれぞれ供給される。これらノアゲート52-1~5 2-3の他方の入力端には上記消去信号ERASEが入 力され、その出力がインバータ53-1~53-3にそ れぞれ供給される。そして、各インバータ51-1~5 1-3の出力端からロウプリデコード信号/a1~/a 3が出力され、各インバータ53-1~53-3の出力 端からロウプリデコード信号a1~a3が出力されるよ うになっている。

【0094】消去信号(消去モードを示す判定クロッ

26

ク) ERASEが入力されている時は、ブロックアドレスA1, A2, A3が多重選択されてこのブロックアドレスで選択されたブロック中のメモリセルが消去される。消去後の消去確認読み出し動作では、消去された小ブロックの1ブロック毎にブロックアドレス・カウントアップ信号FBSがブロックアドレスを1ビットずつ8ビット進ませる。本実施の形態によれば、消去の際にはブロックサイズを大きく固定することが可能となるので、消去時間を短縮できる。

【0095】図12は、本発明の第3の実施の形態に係 る不揮発性半導体記憶装置について説明するためのもの で、64MビットのNAND型EEPROMの概略構成 を示すブロック図である。上述した第1, 第2の実施の 形態に係る不揮発性半導体記憶装置では、連続するプロ ックしか同時に選択することはできないが、この第3の 実施の形態では離れたブロックも選択できるようになっ ている。この第3の実施の形態では、複数のブロックを 同時に選択して消去、書き込み及びテストを行う場合を 例に取って説明する。すなわち、図12に示すEEPR OMが図1に示した構成と異なるのは、ブロック・アド レス・バッファ25が設けられている点であり、これに 対応してブロック・アドレス・プリデコーダ22'の構 成が変更され、ロウプリデコーダ14が削除されてい る。また、シリアルインターフェイス回路12にはコマ ンドCM0~CM3、上位ブロックアドレスAD1、下 位ブロックアドレスAD2及びブロックアドレスA1~ A10等が入力される。そして、上記ブロック・アドレ ス・バッファ25に上記ブロックアドレスA1~A10 が供給されるようになっている。他の構成は基本的には 同様であるので、同一部分に同じ符号を付してその詳細 な説明は省略する。

【0096】図13及び図14は、上記図12に示した 回路におけるブロック・サイズ・バッファ25及びブロ ック・アドレス・プリデコーダ22'の構成例を示す回 路図であり、ブロックアドレスA1~A10のiビット に着目して示している。この回路は、ナンドゲート80 ~ 82 , $45D-1\sim 45D-8$, $45E-1\sim 45E$ -8, 45F-1~45F-16、インバータ83~9 0, $46D-1\sim46D-8$, $46E-1\sim46E-$ 8、46F-1~46F-16、Nチャネル型MOSト ランジスタ91,92等を含んで構成されている。上記 ナンドゲート80、インバータ84,85,86及びM OSトランジスタ91, 92は、ブロック・アドレス・ バッファ25を構成している。また、上記ナンドゲート 81, 82, $45D-1\sim45D-8$, $45E-1\sim4$ 5E-8, 45F-1~45F-16、インバータ8 3, $87 \sim 90$, $46D-1 \sim 46D-8$, 46E-1~46E-8, 46F-1~46F-16は、プロック ・アドレス・プリデコーダ22'を構成している。

50 【0097】アドレス信号Ai(i=1~10)は、イ

ンバータ83の入力端、及びナンドゲート80、82の 一方の入力端に供給される。上記インバータ83の出力 信号は、ナンドゲート81の一方の入力端に供給され る。上記ナンドゲート80の他方の入力端には、制御回 路24からテストモードを示す信号(テスト信号)TS (あるいは消去信号ERASE、書き込み信号WS)が 供給される。このナンドゲート80の出力信号は、イン バータ84の入力端に供給され、このインバータ84の 出力信号がMOSトランジスタ91のゲートに供給され る。上記MOSトランジスタ91の電流通路の一端に は、ナンドゲート81、82の他方の入力端、インバー タ85の入力端とインバータ86の出力端がそれぞれ接 続され、他端は接地点Vssに接続される。上記MOS トランジスタ92の電流通路の一端にはインバータ85 の出力端とインバータ86の出力端が接続され、他端は 接地点Vssに接続され、ゲートに制御回路24からリ セット信号RSが供給される。上記ナンドゲート81の 出力端にはインバータ87の入力端が接続され、このイ ンバータ87の出力端にはインバータ88の出力端が接 続される。上記ナンドゲート82の出力端にはインバー タ89の入力端が接続され、このインバータ89の出力 端にはインバータ90の出力端が接続される。そして、 上記インバータ88の出力端からプリデコード信号ai (i=1~1~0) が出力され、上記インバータ90の出 力端からプリデコード信号/ai(i=1~10)が出 力される。

【0098】上記各プリデコード信号a1~a10、/ a 1 ~/a 1 0 は、ナンドゲート 4 5 D - 1 ~ 4 5 D -8, $45E-1\sim45E-8$, $45F-1\sim45F-1$ 6に選択的に供給される。ナンドゲート45D-1~4 5D-8には、上記各プリデコード信号a1,/a1, a 2, /a 2, a 3, /a 3 のうち、全ての組み合わせ が異なるように選択された3つの信号が供給される。例 えばナンドゲート45D-1の入力端には上記プリデコ ード信号a1, a2, a3が供給され、その出力がイン バータ46D-1の入力端に供給される。ナンドゲート 4 5 D - 2 の入力端には上記プリデコード信号/a 1, a 2, a 3 が供給され、その出力がインバータ 4 6 D-2の入力端に供給される。同様に、ナンドゲート45D - 8 の入力端には上記プリデコード信号/a 1,/ a 2, /a3が供給され、その出力がインバータ46D-8の入力端に供給される。

【0099】ナンドゲート45E-1~45E-8に は、上記各プリデコード信号 a 4, / a 4, a 5, / a 5. a 6. / a 6 のうち、全ての組み合わせが異なるよ うに選択された3つの信号が供給される。例えばナンド ゲート45E-1の入力端には上記プリデコード信号 a 3, a 4, a 5 が供給され、その出力がインバータ 4 6 E-1の入力端に供給される。ナンドゲート45E-2 の入力端には、上記プリデコード信号 \angle a3, a4, a 50 ックBLK1 \sim BLK512、 \angle a10がロウレベルの

5が供給され、その出力がインバータ46E-2の入力 端に供給される。同様に、ナンドゲート45E-8の入 力端には、上記プリデコード信号/a3,/a4,/a 5が供給され、その出力がインバータ46E-8の入力 端に供給される。

【0 1 0 0】 ナンドゲート 4 5 F - 1 ~ 4 5 F - 1 6 に は、上記各プリデコード信号 a 7, / a 7, a 8, / a 8, a9, /a9, a10, /a10のうち、全ての組 み合わせが異なるように選択された4つの信号が供給さ れる。例えばナンドゲート45F-1の入力端には上記 プリデコード信号 a 7, a 8, a 9, a 1 0 が供給さ れ、その出力がインバータ46F-1の入力端に供給さ れる。ナンドゲート45F-2の入力端には上記プリデ コード信号/a7, a8, a9, a10が供給され、そ の出力がインバータ46F-2の入力端に供給される。 同様に、ナンドゲート45F-16の入力端には上記プ リデコード信号/a7,/a8,/a9,/a10が供 給され、その出力がインバータ46F-16の入力端に 供給される。

【0101】上記各インバータ46D-1~46D-8. $46E-1\sim46E-8$, $46F-1\sim46F-1$ 6から出力される制御信号Dj1~Dj8 (Djx), $Ek1\sim Ek8$ (Eky), $Fl1\sim Fl16$ (Fl z) はそれぞれ、上記ロウデコーダ15に供給されてデ コード動作を制御することによりブロックアドレスの多 重選択を行うようになっている。

【0102】上記のような構成において、まず、リセッ ト信号RSを与えてMOSトランジスタ92をオンさ せ、インバータ85.86からなるラッチ回路をリセッ トしてノードNAをハイレベルにしておく。次に、上位 ブロックアドレスAD1、下位ブロックアドレスAD2 及びブロックアドレスA1~A10等を入力して、テス トするブロックのアドレスを指定する。テスト信号TS としてハイレベルのパルスを与えたときに、アドレス信 号Aiがハイレベルであれば、ナンドゲート80の出力 がロウレベル、インバータ84の出力がハイレベルとな る。この結果、MOSトランジスタ91がオンし、ノー ドNAはロウレベルとなる。ナンドゲート81,82の 出力はハイレベルに固定され、プリデコード信号ai, /aiはともにハイレベルとなる。これによって、テス ト動作を行うとアドレスが多重選択状態となり、複数の ブロックが同時に選択された状態でテストを行うことが できる。

【0 1 0 3】すなわち、アドレス信号A i の入力後、テ スト信号TSをハイレベルにすることにより、様々な組 み合わせでブロックを多重選択することができる。例え ば、i=0~9に対して上述したような設定を行えば、 有効なブロックアドレスはa10,/a10だけである ので、alOがロウレベルの時には上位側の半分のブロ

時には下位側の半分のブロックBLK512~BLK1 024が選択される。隣接する2ブロックのみを選択す る場合には、i=0に対してのみ上述したような設定を 行えば良い。このように、様々な組み合わせでブロック の多重選択が可能である。

【0104】なお、上記第3の実施の形態では、テスト 動作を例にとって説明したが、ナンドゲート80に、テ スト信号TSに代えて、消去や書き込みに関するアドレ スの多重選択のコマンドを設け、これを入力すれば、消 去動作や書き込み動作においても同様なブロック選択が 10 可能である。また、ブロックの多重選択を行う場合につ いて説明したが、図13に示した回路を、半導体記憶装 置におけるロウアドレスバッファあるいはカラムアドレ スバッファとして設ければ、同様にしてアドレスの多重 選択を行うこともできる。

【0105】図15は、本発明の第4の実施の形態に係 る半導体記憶装置について説明するためのもので、ペー ジ書き込み型のフラッシュメモリにおけるアドレス選択 に関係する回路部の概略構成を示すブロック図である。 この例では、メモリセルアレイ100-1, 100-2 が分割されており、これらメモリセルアレイ100-1,100-2間にロウデコーダ101が設けられてい る。このロウデコーダ101には、ロウアドレスバッフ ァ102の出力信号が供給される。ロウアドレスバッフ ァ102におけるメモリセルアレイ100-1と100 - 2を区別しているアドレス部は、図13に示した回路 と同様に構成されている。また、各メモリセルアレイ1 00-1,100-2に対応して、512バイトのデー タラッチ103-1, 103-2が設けられている。上 記データラッチ103-1、103-2にラッチされた データは、マルチプレクサ (MUX) 104に供給され て選択され、入出力回路(I/O)105を介して出力 される。また、入出力回路105に供給されたデータ が、マルチプレクサ104を介してデータラッチ103 - 1 または103-2に供給されてラッチされるように

【0106】上記のような構成において、通常は、ペー ジ長として1ワード分の512バイトを用いるが、メモ リセルアレイ100-1, 100-2の同一アドレスの ワード線を同時に選択して書き込みを行うことにより、 ページ長を2倍の1024バイトにできる。また、例え ばデータの消去時に、メモリセルアレイ100-1,1 00-2中の隣接する複数 (2n) のワード線を同時に 選択することも可能である。

【0107】上述したように、半導体記憶装置の製造後 に外部から容易にアドレスの多重選択を行うことができ るので、チップの各動作に応じて最適な数のメモリセル を選択することができる。よって、テストコストを下げ ることができる。また、一括動作モードを備える半導体 記憶装置では、一括動作の単位を自由に変えることがで 50 トのNAND型EEPROMの概略構成を示すブロック

30

きる。

【0108】なお、以上の説明では、不揮発性半導体記 憶装置として、NAND型EEPROMを例にとって本 発明を説明したが、NOR型EEPROM、DINOR 型EEPROM、AND型EEPROM、あるいは一般 的な他のフラッシュメモリにおいても本発明は有効であ る。また、主に消去動作を例にとって説明したが、書き 込みやテスト等において複数プロックを同時に選択する 場合にも同様にして適用可能である。

【0109】上述したように、本発明によれば、ユーザ がチップ外部から所望のブロックサイズ、あるいはブロ ックに対応するアドレスを入力することにより自由に選 択するブロックサイズの変更が可能となり、消去時間、 テスト時間及び書き込み時間等の大幅な短縮化が可能と なる。これによって、不揮発性半導体記憶装置における 書き換えスピードを高速化でき、製造者側においてもテ スト時間の短縮化が図れ、テストコストの低減化に繋が る。また、ランダムな複数のブロックを同時に選択する ことはできないが、文献3で示したようなブロック・ア ドレス・レジスタが不要となるため、その分回路構成を 簡単化でき、チップサイズの縮小化が図れ、チップコス トの低減化となる。更に、選択するブロック・アドレス を全て入力する必要がないため、アドレス入力のシステ ムを簡略化できる。

【0110】なお、本発明では、ブロック・サイズ・バ ッファ21やブロック・アドレス・プリデコーダ22を 設けたり(第1の実施の形態)、ブロック・アドレス・ バッファ25やブロック・アドレス・プリデコーダ22 を設ける (第3の実施の形態) 必要があるが、これらの 回路を設けることによるチップサイズの増大は、ブロッ ク毎にブロック(セクター)・アドレス・レジスタを設 ける場合に比べて微々たるものである。

[0111]

【発明の効果】以上説明したように、本発明によれば、 チップコストの増加やアドレス入力の複雑化を招くこと なく、消去時間、書き込み時間及びテスト時間等を短縮 できる半導体記憶装置が得られる。

【0112】また、チップサイズの増大やアドレス入力 の複雑化を招くことなく、メモリセルアレイ中の複数の ブロックに対して選択的に消去、書き込み及びテスト等 を行うことができる半導体記憶装置が得られる。

【0113】更に、チップサイズの増大やアドレス入力 の複雑化を招くことなく、選択ブロックのサイズを自由 に設定でき、メモリセルアレイ中の複数のブロックに対 して選択的に消去、書き込み及びテスト等を行うことが できる半導体記憶装置が得られる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る不揮発性半導 体記憶装置について説明するためのもので、64Mビッ 図。

【図2】図1に示した回路におけるメモリセルアレイ中の各ブロックの構成例について説明するための回路図、

【図3】図2に示した回路におけるメモリセルの構成例 を示す断面図、

【図4】図1に示した回路におけるブロック・サイズ・ バッファの構成例を示す回路図。

【図5】図1に示した回路におけるブロック・アドレス・プリデコーダの一部の構成例を示す回路図。

【図6】図1に示した回路におけるブロック・アドレス・プリデコーダの一部の構成例を示す回路図。

【図7】図1に示した回路におけるロウデコーダの構成 例について説明するためのもので、ブロック選択に関係 する構成を抽出して示す回路図、

【図8】図1ないし図7に示したEEPROMの消去動作について説明するためのタイミングチャート。

【図9】メモリセルアレイ上の消去ブロックサイズを示したもので、(a)図はブロックサイズが2倍、(b)図はブロックサイズが4倍、(c)図はブロックサイズが8倍、(d)図はブロックサイズが16倍になった場合の例をそれぞれ示す図。

【図10】連続した複数ブロックを消去する場合について説明するためのもので、(a) 図は消去の対象となるブロックを示す図、(b) 図は1回目の消去サイクルで消去されるブロックを示す図、(c) 図は2回目の消去サイクルで消去されるブロックを示す図、(d) 図は3回目の消去サイクルで消去されるブロックを示す図。

【図11】本発明の第2の実施の形態に係る不揮発性半導体記憶装置について説明するためのもので、消去ブロックサイズを固定する場合のブロック・アドレス・プリデコーダの構成例を示す回路図。

【図12】本発明の第3の実施の形態に係る不揮発性半導体記憶装置について説明するためのもので、64MビットのNAND型EEPROMの概略構成を示すプロック図、

【図13】図12に示した回路におけるブロック・サイズ・バッファ及びブロック・アドレス・プリデコーダの*

32

*一部の構成例を示す回路図、

【図14】図12に示した回路におけるブロック・サイズ・バッファ及びブロック・アドレス・プリデコーダの 一部の構成例を示す回路図、

【図15】本発明の第4の実施の実施の形態に係る不揮発性半導体記憶装置について説明するためのもので、ページ書き込み型のフラッシュメモリの概略構成を示すブロック図、

【図16】従来の不揮発性半導体記憶装置について説明 10 するためのもので、メモリセルアレイとその周辺回路の 概略構成を示すブロック図。

【図17】従来の不揮発性半導体記憶装置における消去、読み出し、書き込み動作のバイアス状態について説明するための図。

【図18】従来の不揮発性半導体記憶装置における読み 出し時の主要信号の動作波形図。

【図19】従来の不揮発性半導体記憶装置における選択 セルのチャネルに供給する書き込み禁止電圧のバイアス 条件を示す図。

【図20】従来の他の不揮発性半導体記憶装置について 説明するためのもので、消去時間を短縮するために、複 数ブロックの消去を同時に行うフラッシュEEPROM のブロック図。

【図21】図20に示した回路において、選択的に複数 のセクター(ブロック)を消去する際の各信号のタイミ ングチャート。


【符号の説明】

11 ····メモリセルアレイ、12 ···・シリアルインターフェイス回路、13 ···・ロウアドレスバッファ、14 ···・ロウプリデコーダ、15 ···・ロウデコーダ、16 ···・コマンドレジスタ、17 ···・コマンドデコーダ、18 ···・カラムアドレスバッファ、19 ···・カラムデコーダ、20 ···・ページバッファ、21 ··· ブロック・サイズ・バッファ、22, 22 ··· ブロック・アドレス・プリデコーダ、23 ··· ワード線及びセレクトゲートドライバ、24 ···制御回路、25 ··· ブロック・サイズ・バッファ、BLK1 · BLK102 4 ··· ブロック。

【図4】


ST1 BL0 ··· BL4223
SSL WL0 WL15 WC WL15 WC ST2 CSL


図2




【図3】

【図1】








【図17】


























【図18】



【図19】



【図20】



【図21】

